다양한 유형의 통합 회로 테스트는 무엇입니까?

통합 회로 테스트는 대부분의 전자 장치의 기능에 필수적입니다. 통합 회로도 알려진 마이크로 칩은 컴퓨터, 휴대 전화, 자동차 및 전자 구성 요소를 포함하는 사실상 모든 곳에서 찾을 수 있습니다. 최종 설치 전과 회로 보드에 설치되면 많은 장치가 예상 수명 범위보다 일찍 작동하지 않거나 중단 된 기능을 모두 테스트하지 않으면 서 있습니다. 통합 회로 테스트, 웨이퍼 테스트 및 보드 레벨 테스트에는 두 가지 주요 범주가 있습니다. 또한, 테스트는 구조적 기반 또는 기능 기반 일 수 있습니다.

웨이퍼 테스트 또는 웨이퍼 프로브는 최종 대상에 칩을 설치하기 전에 생산 수준에서 수행됩니다. 이 테스트는 칩의 제곱 다이가 잘릴 수있는 완전한 실리콘 웨이퍼에서 자동 테스트 장비 (ATE)를 사용하여 수행됩니다. 포장하기 전에 최종 테스트는 보드 레벨에서 수행되며 웨이퍼 테스트와 동일하거나 유사한 ATE를 사용합니다.g.

자동화 된 테스트 패턴 생성 또는 ATPG (Automated Test Pattern Generator)는 ATE가 통합 회로 테스트에서 결함 또는 결함을 결정하는 데 사용되는 방법론입니다. 고정, 순차적 및 알고리즘 방법을 포함하여 다수의 ATPG 프로세스가 현재 사용되고 있습니다. 이러한 구조적 방법은 많은 응용 분야에서 기능 테스트를 대체했습니다. 알고리즘 방법은 주로 매우 큰 규모의 통합 (VLSI) 회로를위한보다 복잡한 통합 회로 테스트를 처리하기 위해 주로 개발되었습니다.

많은 전자 회로는 DFT (Design for Test) 기술의 일부로 내장 된 셀프 리피어 (BISR) 기능을 포함하도록 제조되어 더 빠르고 저렴한 통합 회로 테스트를 허용합니다. 구현 및 목적과 같은 요소에 따라 전문화 된 변형 및 BIST 버전에 따라 사용할 수 있습니다. 몇 가지 예는 프로그래밍 가능합니다내장 자체 테스트 (PBIST), 연속 내장 자체 테스트 (CBIST) 및 파워 업 내장 셀프 테스트 (PUPBIST).

보드에서 통합 회로 테스트를 수행 할 때 가장 일반적인 방법 중 하나는 보드 레벨 기능 테스트입니다. 이 테스트는 회로의 기본 기능을 결정하는 간단한 방법이며 추가 테스트가 일반적으로 구현됩니다. 다른 온보드 테스트는 경계 스캔 테스트, 벡터 적은 테스트 및 벡터 기반 백 드라이브 테스트입니다.

경계 스캔은 일반적으로 JTAG (Joint Test Action Group)라고하는 IEEE (Institute of Electrical and Electronics Engineers) 표준 1149.1을 사용하여 수행됩니다. 자동 통합 회로 테스트는 2011 년 현재 개발 중입니다. AOI (Automated Optical Inspection) 및 자동화 된 X- 선 검사 (AXI)의 두 가지 주요 방법은 생산 초기에 결함을 감지하기위한이 솔루션의 선구자입니다. 통합 회로 테스트는 전자 기술 Beco로 계속 발전 할 것입니다.나보다 복잡하고 마이크로 칩 제조업체는보다 효율적이고 비용 효율적인 솔루션을 원합니다.