Hvad er formel verifikation?
, der ofte bruges til test af computerkredsløb og software, er formel verifikation, når funktionen af disse systemer analyseres ved hjælp af matematiske formler. I tilfælde af udvikling af software bruges processen typisk til at vise, om programmet fungerer korrekt, baseret på en forudbestemt model. Nogle gange er den teoretiske model vist sig at være utilfredsstillende. Ud over kildekode for software kan formel verifikation bruges til udvikling af kombinationskredsløb, der bruges til at udføre beregninger i computere såvel som computerhukommelse. De forskellige tilgange inkluderer efterfølgende verifikation, verifikation parallelt og integreret verifikation ud over forskellige metoder.
matematiske procedurer for beregninger, kaldet algoritmer, bruges i formel verifikation til at teste funktionerne af produkter på hvert udviklingsstadium. Softwareudviklere kan finde fejl eller bugs i både kildekoden og modellen, der bruges til at bygge den i første omgang. NogleTimes grundlæggende ændringer i, hvordan koden skrives, kan foretages, før en designfejl påvirker slutresultatet. Verifikationstrinnet hjælper generelt med at bestemme, om produktet gør det, der var beregnet til at gøre, og opfylder specifikationerne for den applikation, den er til.
Formel verifikation kan forekomme, når et produkt er afsluttet, der kaldes efterfølgende verifikation. En standardmetode, der bruges i hele design- og udviklingsprocessen, analyseres ikke, før systemet er afsluttet. At finde alvorlige fejl på dette tidspunkt fører ofte til dyre og tidskrævende revisioner. Udvikling og verifikation kan også udføres af to separate teams til verifikation parallelt. Gennem interkommunikation kan udviklerne fokusere på uafhængige opgaver under hele designprocessen.
Integreret verifikation er, når et team udfører udviklingen og den krævede vurdering. CoMplex matematiske koncepter bruges ofte til at verificere produktets evner undervejs. Metoder til formel verifikation varierer mellem projekter, men en ofte anvendt er modelkontrol. En hardware- eller softwaremodel består af forskellige egenskaber, som designere ønsker i det færdige produkt. Modellen og systemet kan kontrolleres med jævne mellemrum for at se, om egenskaber stemmer overens.
En anden teknik i formel verifikation involverer anvendelse af matematiske formler og logik til at repræsentere et system og dets egenskaber. Regler defineret i et formelt system findes generelt i logikken. Begge disse teknikker bruger forskellige midler til at bestemme, om en bestemt specifikation af et produkt er opfyldt. Udviklere kan bruge forskellige typer software i den formelle verifikationsproces, hver skræddersyet til et specifikt system eller programmeringssprog.