寄生容量とは何ですか？

電気回路での寄生容量は、通常は空気である誘電体の間のプレートとして機能する導体の特別な効果です。存在する非常に小さな分布容量がこれらの周波数でより低いインピーダンスを持つため、より高い周波数で問題になります。この効果は、コンポーネントの配置により、満足のいく動作が達成可能な時点まで効果を低下させる可能性のある回路設計段階で対処できます。しこりされたコンポーネントとして、これらのコンデンサは特定のコンポーネントに限定されていると見なされます。分散容量の場合、コンポーネントと回路設計の計画が必要です。インダクタが製造されると、常に分布した容量が含まれます。これは寄生容量と見なされる場合があります。理想的なインダクタには、分散容量がゼロになります。したがって、それは無限の近くの周波数で共鳴します。それはMOであることがよく知られていますSTインダクタは、測定可能な共振周波数につながる巻線の分布容量により、非繊維共鳴周波数を持ちます。

無線周波数（RF）アンプの寄生容量は、寄生性喪失のためにこれらのアンプが低くなる可能性があります。場合によっては、これらのアンプが振動する可能性があります。寄生容量を使用すると、現実世界の実際の回路は、設計段階で描かれた回路と、地上または回路のさまざまなポイント間の容量です。場合によっては、解決策は、単に特定の回路位置のしこり容量を減らすことです。他のケースの場合、解決策は、特定の周波数パス帯域を維持するためにインダクタンスを増やすことです。

電子成分の特性が寄生容量を補う可能性のある事例があります。たとえば、寄生性CAPACによるRF出力の減少より高いゲイントランジスタを使用することにより、イテサンスが増加する場合があります。場合によっては、寄生性容量の奇妙な影響は、回路段階を追加することで補償される場合があります。

導体の近接性または痕跡、ワイヤ、またはコンポーネントの鉛の長さが原因で寄生的な要素が存在する場合があります。寄生的要素を発見する可能性を減らすための一般的なアプローチは、導体を短くし、印刷回路基板（PCB）の成分とトレースの表面積を減らすことです。過度の寄生効果を回避するための言及された慣行に基づいて、コンポーネントとPCBトレースの小型化が標準的な慣行になりました。

デジタルスイッチング回路では、デジタル信号の立ち上がり時間と低下時間は、達成可能な最大速度に大きく影響します。デジタルデバイスの入力と出力の寄生容量は、上昇時間と減少時間を増加させます。別の方法は、寄生性容量を補うためにより高い電流を注入できる出力デバイスを使用することですCES。残念ながら、このアプローチは直接電流（DC）の消費電力を増加させます。これは、非常に高速デジタルサーキットが通常大量のDC電流を必要とする理由を説明しています。