LVDSトランシーバーとは

低電圧差動信号（LVDS）トランシーバーは、差動信号で低電圧を使用して高ビットレートを達成する信号送信機/受信機です。 LVDSトランシーバは、低コストで非常に一般的なツイスト銅線を駆動します。 外部電気ノイズおよびサージに対する耐性が高いため、差動信号方式が推奨されます。

LVDSトランシーバーの目的は、信頼できるデータ通信リンクを介して回路または機器を相互接続することです。 LVDSトランシーバーがない場合、代替ソリューションはより高価になるか、使用がより複雑になる可能性があります。 典型的なLVDSトランシーバーは、高速シリアルラインまたはパラレルバスでさえ、49フィート（15 m）以上離れた他の場所に搬送する場合があります。 LVDSは、Telecommunications Industry Association / Electronic Industries Alliance-644（TIA / EIA-644）などのいくつかのデータ通信規格で使用されるシステムです。

LVDSトランシーバーの使用は、アプリケーションのデジタルケーブル長によってデータ速度が制限される場合の論理的な選択です。 非差動シグナリングは、短い長さのデータ接続では非常に一般的です。 この方式では、デジタル電圧の範囲は0〜約+5ボルトの直流（VDC）です。 プリンター用の低速パラレルデータケーブルの長さは39.4インチ（1 m）に制限される場合がありますが、データケーブルが長いと「電気」容量が大きくなり、容量が大きいと信号の立ち上がり時間と立ち下がり時間が長くなります。制限されたデータ速度。 LVDSは、データラインの静電容量の大部分を補償する電流駆動型トランスミッタを使用することにより、静電容量の制限を解決します。

差動モードレシーバー入力の電圧差は1 V未満であり、主にLVDSトランシーバーの高速機能を説明しています。 必要な電圧の変化が小さい場合、データビットの反転ごとに電圧差を反転するには、より少ない時間でより少ない電流が必要になります。 レシーバ入力の差が常に1 V未満であるため、外部ソースからの電圧サージに対する保護回路が大幅に簡素化されます。

LVDSトランシーバーを選択する場合、回路開発者は通常、トランジスタートランジスターロジック（TTL）信号などのシングルエンドデジタル信号を受け入れるように設計された集積回路（IC）LVDSトランシーバーを好みます。 シングルエンドレベルは、0 Vや+5 VDCなどの単一極性です。 TTLバスを数メートル以上離れた場所に接続する必要がある場合、パラレルシリアルパラレル（PSP）ICが利用可能です。 たとえば、8ビットバスを送受信する場合、データバスのクロックレートの約8倍のクロック信号がPSPに適用されます。 8ピンを超えるコネクタの代わりに、LVDSトランシーバのシリアルコネクタには、設計に応じて、1対または2対の双方向のデータラインが必要です。