¿Qué es un escaneo de límites?
Un escaneo de límites es un método para probar todas las interconexiones en placas de circuitos impresos (PCB) usando celdas de escaneo de límites en lugar de sondas físicas. Es un estándar ampliamente adoptado por las compañías electrónicas. La depuración de prototipos y el diseño de productos también pueden beneficiarse de los escaneos de límites.
A principios de la década de 1980, los fabricantes de PCB confiaban en probadores en circuito y accesorios físicos de base de clavos para probar los componentes. Con la llegada de componentes cada vez más miniaturizados, una mayor densidad de dispositivos, placas multicapa y empaques montados en la superficie, se hizo cada vez más difícil acceder físicamente a todas las interconexiones en una PCB. Las pruebas en circuito son vitales para examinar defectos de fabricación tales como circuitos abiertos y cortos y componentes dañados o faltantes. Se hizo necesario desarrollar una metodología diferente para probar los PCB sin requerir acceso físico a todos los componentes de la placa.
La solución, desarrollada por el Joint Test Action Group (JTAG), fue crear acceso físico a todos los componentes dentro del propio dispositivo. Este grupo de ingenieros creó el proceso para las pruebas de exploración de límites en la década de 1980. En 1990, se estandarizó como IEEE Std. 1149.1-1990.
Si bien el JTAG no inventó el concepto en sí mismo, fueron fundamentales para convertir la idea básica en un estándar internacional. Actualmente, un escaneo de límites también se conoce como JTAG. Una revisión al IEEE Std. 1149.1 se introdujo en 1993, y esto se llamó 1149.1a. Esta revisión particular consistió en ciertas mejoras y aclaraciones. Más tarde, en 1994 se agregó un suplemento que describe el lenguaje de descripción de exploración de límites (BSDL).
El acceso físico se incorporó al dispositivo al incluir registros internos de desplazamiento en serie en sus límites. Estos registros se denominan registros de exploración de límites y pueden considerarse clavos virtuales. Se pueden usar para probar todas las interconexiones en la PCB. Los registros de escaneo de límites se encuentran al inicio y al final de las áreas con mayor probabilidad de dañarse durante el ensamblaje de la placa. Esto también se llama la región de interconexión.
Estos registros de exploración de límites, o celdas, pueden forzar y capturar datos de los pines de un dispositivo. Los datos obtenidos de esta manera se comparan con los resultados esperados para probar fallas en la placa. Esta es una forma mucho más fácil de probar que los componentes tengan una unión, funcionalidad de trabajo y alineación adecuadas. Los escaneos de límites se utilizaron inicialmente en la fase de producción del ciclo de vida de un producto, pero debido al establecimiento del estándar IEEE-1149.1, actualmente se utilizan durante todo el ciclo de vida del producto.
La ventaja de usar escaneos de límites para probar PCB es un menor costo de equipo, que acelera el desarrollo; cortos tiempos de prueba; mejor cobertura de prueba; y mayor calidad del producto. Los fabricantes de electrónica de todo el mundo confían en los escaneos de límites para probar de manera efectiva y económica los PCB.