¿Qué es un escaneo límite?
Una exploración límite es un método para probar todas las interconexiones en las placas de circuito impresas (PCB) usando celdas de escaneo límite en lugar de sondas físicas. Es un estándar ampliamente adoptado por las empresas electrónicas. La depuración prototipo y el diseño del producto también pueden beneficiarse de los escaneos límite.
A principios de la década de 1980, los fabricantes de PCB se basaron en probadores de circuito y accesorios físicos de lecho de la sinerencia para probar los componentes. Con el advenimiento de componentes cada vez más miniaturizados, una mayor densidad de dispositivos, tablas de múltiples capas y envases montados en la superficie, se volvió cada vez más difícil acceder físicamente a todas las interconexiones en una PCB. Las pruebas de circuito son vitales para examinar defectos de fabricación, como circuitos abiertos y cortos y componentes dañados o faltantes. Se hizo necesario desarrollar una metodología diferente para probar PCB sin requerir acceso físico a todos los componentes de la placa.
La solución, desarrollada por el grupo de acción de prueba conjunta (JTAG), era generar acceso físico aTodos los componentes dentro del dispositivo en sí. Este grupo de ingenieros creó el proceso para las pruebas de exploración de límites en la década de 1980. En 1990, fue estandarizado como IEEE STD. 1149.1-1990.
Si bien el JTAG no inventó el concepto en sí, fueron instrumentales para convertir la idea básica en un estándar internacional. Actualmente, un escaneo límite también se conoce como JTAG. Una revisión de la IEEE Std. 1149.1 se introdujo en 1993, y esto se llamaba 1149.1a. Esta revisión particular consistió en ciertas mejoras y aclaraciones. Más tarde, en 1994 se agregó un suplemento que describe el lenguaje de descripción de escaneo límite (BSDL).
.El acceso físico se incorporó al dispositivo al incluir registros internos de desplazamiento en serie en sus límites. Estos registros se llaman registros de escaneo límite y pueden considerarse uñas virtuales. Se pueden usar para probar todas las interconexiones en la PCB. BouningLos registros de escaneo dario se encuentran al comienzo y al final de las áreas con mayor probabilidad de dañarse durante el ensamblaje de la junta. Esto también se llama región de interconexión.
Estos registros de escaneo límite, o células, pueden forzar y capturar datos de los pines en un dispositivo. Los datos obtenidos de esta manera se comparan con los resultados esperados para probar el tablero en busca de fallas. Esta es una forma mucho más fácil de probar los componentes para una unión adecuada, la funcionalidad de trabajo y la alineación. Los escaneos límite se utilizaron inicialmente en la fase de producción del ciclo de vida de un producto, pero debido al establecimiento del estándar IEEE-1149.1, actualmente se usan durante todo el ciclo de vida del producto.
La ventaja de usar escaneos límite para probar los PCB son los costos de equipos más bajos, lo que acelera el desarrollo; Tiempos de prueba cortos; mejor cobertura de prueba; y mayor calidad del producto. Los fabricantes de electrónica en todo el mundo confían en los escaneos límite para probar PCB de manera efectiva y económica.