境界スキャンとは何ですか？

境界スキャンは、物理プローブの代わりに境界スキャンセルを使用して、印刷回路基板（PCB）のすべての相互接続をテストする方法です。これは、電子企業が広く採用している標準です。プロトタイプのデバッグと製品設計も境界スキャンの恩恵を受ける可能性があります。

1980年代初頭、PCBのメーカーは、コンポーネントをテストするために、回路内テスターと物理的なベッドオブネイルフィクスチャーに依存していました。ますます小型化されたコンポーネントの出現、デバイスの密度、多層ボード、および表面に取り付けられたパッケージの出現により、PCB上のすべての相互接続に物理的にアクセスすることがますます困難になりました。回路内テストは、オープンサーキットやショートサーキットや破損または欠落したコンポーネントなどの製造上の欠陥を調べるために不可欠です。ボード上のすべてのコンポーネントへの物理的なアクセスを必要とせずにPCBをテストするための別の方法論を開発することが必要になりました。

共同テストアクショングループ（JTAG）によって開発されたソリューションは、物理的なアクセスを構築することでした。デバイス自体内のすべてのコンポーネント。このエンジニアグループは、1980年代に境界スキャンテストのプロセスを作成しました。 1990年には、IEEE STDとして標準化されました。 1149.1-1990。

JTAGは概念自体を発明しませんでしたが、基本的なアイデアを国際標準に変換するのに役立ちました。現在、境界スキャンはJTAGとしても知られています。 IEEE STDの改訂。 1149.1は1993年に導入され、これは1149.1aと呼ばれました。この特定の改訂は、特定の強化と説明で構成されていました。その後、1994年に境界スキャン説明言語（BSDL）を説明するサプリメントが追加されました。

物理的アクセスは、内部シリアルシフトレジスタをその境界に含めることにより、デバイスに組み込まれました。これらのレジスタは境界スキャンレジスタと呼ばれ、仮想爪と考えることができます。それらを使用して、PCB上のすべての相互接続をテストできます。バウンDaryスキャンレジスタは、ボードアセンブリ中に損傷する可能性が最も高いエリアの開始時と終了時に見つかります。これは、相互接続領域とも呼ばれます。

これらの境界スキャンレジスタ、またはセルは、デバイス上のピンからデータを強制およびキャプチャできます。この方法で得られたデータは、予想される結果と比較され、ボードに障害をテストします。これは、適切な結合、機能性、およびアライメントについてコンポーネントをテストするためのはるかに簡単な方法です。境界スキャンは当初、製品のライフサイクルの生産段階で利用されていましたが、IEEE-1149.1標準の確立により、現在、製品のライフサイクル全体で使用されています。

境界スキャンを使用してPCBをテストするという利点は、開発コストの低下であり、開発コストを高速化します。短いテスト時間;より良いテストカバレッジ。製品の品質が高くなります。世界中のエレクトロニクスメーカーは、境界スキャンに依存して、PCBを効果的かつ安価にテストします。