バウンダリスキャンとは何ですか？

バウンダリスキャンは、物理プローブの代わりにバウンダリスキャンセルを使用して、プリント回路基板（PCB）上のすべての相互接続をテストする方法です。 これは、電子企業によって広く採用されている標準です。 プロトタイプデバッグと製品設計も、境界スキャンの恩恵を受けることができます。

1980年代初頭、PCBのメーカーは、コンポーネントをテストするためにインサーキットテスターと物理的なネイルの固定具に依存していました。 コンポーネントの小型化、デバイスの高密度化、多層基板、および表面実装パッケージの出現により、PCB上のすべての相互接続に物理的にアクセスすることがますます困難になりました。 回路内テストは、開回路や短絡、破損または欠落したコンポーネントなどの製造上の欠陥を調べるために不可欠です。 ボード上のすべてのコンポーネントに物理的にアクセスする必要なく、PCBをテストするための別の方法論を開発することが必要になりました。

Joint Test Action Group（JTAG）によって開発されたソリューションは、デバイス自体内のすべてのコンポーネントへの物理的アクセスを構築することでした。 このエンジニアグループは、1980年代にバウンダリスキャンテストのプロセスを作成しました。 1990年に、IEEE Std。として標準化されました。 1149.1-1990。

JTAGはコンセプト自体を発明していませんが、基本的なアイデアを国際標準に変換するのに役立ちました。 現在、バウンダリスキャンはJTAGとも呼ばれています。 IEEE Stdの改訂。 1149.1は1993年に導入され、これは1149.1aと呼ばれていました。 この特定の改訂は、特定の機能強化と明確化で構成されていました。 後に、バウンダリスキャン記述言語（BSDL）を説明する補足が1994年に追加されました。

物理アクセスは、内部シリアルシフトレジスタをその境界に含めることにより、デバイスに組み込まれました。 これらのレジスタはバウンダリスキャンレジスタと呼ばれ、仮想ネイルと考えることができます。 それらを使用して、PCB上のすべての相互接続をテストできます。 バウンダリスキャンレジスタは、ボードのアセンブリ中に破損する可能性が最も高い領域の最初と最後にあります。 これは、相互接続領域とも呼ばれます。

これらのバウンダリスキャンレジスタ、またはセルは、デバイスのピンからデータを強制してキャプチャできます。 この方法で得られたデータを予想される結果と比較して、ボードの障害をテストします。 これは、コンポーネントをテストして、適切な結合、動作機能、および位置合わせを行うはるかに簡単な方法です。 バウンダリスキャンは、製品のライフサイクルの生産段階で最初に使用されましたが、IEEE-1149.1標準の確立により、現在、製品のライフサイクル全体で使用されています。

バウンダリスキャンを使用してPCBをテストする利点は、機器のコストが低く、開発が高速化されることです。 短いテスト時間; より良いテストカバレッジ; より高い製品品質。 世界中の電子機器メーカーは、PCBを効果的かつ安価にテストするために境界スキャンに依存しています。