Qu'est-ce qu'une analyse limite?

Une analyse limite est une méthode pour tester toutes les interconnexions sur les cartes de circuits imprimées (PCB) à l'aide de cellules de balayage limite au lieu de sondes physiques. Il s'agit d'une norme largement adoptée par les sociétés électroniques. Le débogage du prototype et la conception des produits peuvent également bénéficier de scans limites.

Au début des années 1980, les fabricants de PCB se sont appuyés sur des testeurs en circuit et des luminaires de lit physique pour tester les composants. Avec l'avènement de composants de plus en plus miniaturisés, d'une plus grande densité d'appareils, de cartes multicouches et d'emballage monté sur surface, il est devenu de plus en plus difficile d'accéder physiquement à toutes les interconnexions sur un PCB. Les tests en circuit sont essentiels pour examiner les défauts de fabrication tels que les circuits ouverts et courts et les composants endommagés ou manquants. Il est devenu nécessaire de développer une méthodologie différente pour tester les PCB sans nécessiter un accès physique à tous les composants de la carte.

La solution, développée par le groupe d'action de test conjoint (JTAG), devait créer un accès physique àTous les composants de l'appareil lui-même. Ce groupe d'ingénieurs a créé le processus de test de balayage des limites dans les années 1980. En 1990, il a été standardisé en tant que IEEE Std. 1149.1-1990.

Bien que le JTAG n'ait pas inventé le concept lui-même, ils ont joué un rôle déterminant dans la conversion de l'idée de base en norme internationale. Actuellement, une analyse limite est également connue sous le nom de JTAG. Une révision de l'IEEE Std. 1149.1 a été introduit en 1993, et cela a été appelé 1149.1a. Cette révision particulière consistait en certaines améliorations et clarifications. Plus tard, un supplément décrivant le langage de description de Boundary-Scan (BSDL) a été ajouté en 1994.

L'accès physique a été intégré à l'appareil en incluant des registres internes de décalage de série à ses limites. Ces registres sont appelés registres de balayage limite et peuvent être considérés comme des ongles virtuels. Ils peuvent être utilisés pour tester toutes les interconnexions sur le PCB. ConsoliderLes registres de scan dary sont trouvés au début et à la fin des zones les plus susceptibles d'être endommagés lors de l'assemblage de la carte. Ceci est également appelé la région d'interconnexion.

Ces registres de balayage limite, ou cellules, peuvent forcer et capturer les données des broches sur un appareil. Les données obtenues de cette façon sont comparées aux résultats attendus pour tester la carte pour les défauts. Il s'agit d'un moyen beaucoup plus facile de tester les composants pour une liaison appropriée, une fonctionnalité de travail et un alignement. Les analyses de limite ont été initialement utilisées dans la phase de production du cycle de vie d'un produit, mais en raison de l'établissement de la norme IEEE-1149.1, ils sont actuellement utilisés sur l'ensemble du cycle de vie du produit.

L'avantage de l'utilisation des analyses de limite pour tester les PCB est des coûts d'équipement inférieurs, ce qui accélère le développement; Temps de test courts; meilleure couverture de test; et une qualité de produit plus élevée. Les fabricants d'électronique du monde entier reposent sur des scanneaux de frontières pour tester efficacement les PCB.

.