統合回路テストのさまざまな種類は何ですか？

統合回路テストは、ほとんどの電子デバイスの機能に不可欠です。マイクロチップは、統合された回路も知られているため、コンピューター、携帯電話、自動車、および電子コンポーネントを含む事実上あらゆるものにあります。最終インストールの前にテストし、回路基板に取り付けたら、多くのデバイスが予想されるライフスパンよりも早く機能していないか、機能しなくなります。統合回路テスト、ウェーハテスト、ボードレベルのテストには、2つの主要なカテゴリがあります。さらに、テストは構造ベースまたは機能ベースの場合があります。

ウェーハテスト、またはウェーハプロービングは、最終目的地にチップが設置される前に、生産レベルで実行されます。このテストは、チップの正方形のダイが切断される完全なシリコンウェーハで自動テスト装置（ATE）を使用して行われます。パッケージングの前に、最終テストはボードレベルで行われ、ウェーハテストンと同じまたは同様の食事を利用していますG。

自動テストパターン生成、または自動テストパターンジェネレーター（ATPG）は、統合回路テストの欠陥または障害を決定するのを支援するために使用される方法論です。現在、障害、シーケンシャル、アルゴリズムの方法など、多くのATPGプロセスが使用されています。これらの構造的方法は、多くのアプリケーションで機能テストに取って代わりました。アルゴリズム法は、非常に複雑な統合回路テストを処理するために主に開発されました。

多くの電子回路は、テスト用の設計（DFT）技術の一部として組み込みの自己修復（BISR）機能を含むように製造されています。実装や目的などの要因に依存して、BISTの専門的なバリエーションとバージョンが利用可能です。いくつかの例がプログラム可能です組み込みのセルフテスト（PBIST）、連続組み込みのセルフテスト（CBIST）、およびパワーアップ組み込みのセルフテスト（pupbist）。

ボードで統合回路テストを実行する場合、最も一般的な方法の1つはボードレベルの機能テストです。このテストは、回路の基本的な機能を決定する簡単な方法であり、追加のテストが一般的に実装されています。他のいくつかのオンボードテストは、境界スキャンテスト、ベクトル少ないテスト、およびベクターベースのバックドライブテストです。

境界スキャンは、通常、共同試験アクショングループ（JTAG）と呼ばれる電気および電子機器エンジニア研究所（IEEE）標準1149.1を使用して実行されます。自動化された統合回路テストは2011年現在開発中です。2つの主要な方法、自動光学検査（AOI）と自動化されたX線検査（AXI）は、生産の早い段階で断層を検出するためのこのソリューションの先駆者です。統合回路テストは、電子技術ベコとして進化し続けますより複雑でマイクロチップメーカーは、より効率的で費用対効果の高いソリューションを望んでいます。