Was ist eine sequentielle Logik?

Sequentielle Logik (SL) in der Theorie des digitalen Schaltungskreises ist die Reihe von Regeln und Implementierungen von Schaltungen, die auf den aktuellen und früheren Ereignissen von Logikzuständen und Übergängen beruhen, um die gegenwärtigen Logikzustände zu bestimmen. Wenn Sie über die Kombinationslogik (CL) wissen, zeigt die Regeln und die Implementierung von Schaltkreisen, die auf den tatsächlichen Logikstufen beruhen, die Schlüsselpunkte in der sequentiellen Logik. Logikniveaus für Binärcomputer beziehen sich normalerweise auf hohe oder niedrige. In der positiven Logik ist 1 hoch und 0 niedrig. Logikkreise bestehen aus Toren, die möglicherweise einen oder mehrere Eingänge und normalerweise nur einen Ausgang haben. Die Pufferausgabe ist immer der gleiche wie der Eingang, aber der Wechselrichterausgang ist immer nicht der Eingang. Andere in CL verwendete Tore umfassen das und Tor, Nand Gate und Nor Gate. Das und Gate gibt eine 1 aus, nur wenn beide Eingänge 1. Das NAND -Tor und das NOT -Gate sind, ein und ein Gate und ein oder ein Gate, jeweils ein Wechselrichter am Ausgang.

Sequentielle Logik verwendet Verriegelungen, die die Ausgangsniveaus basierend auf vorherigen Ausgangsebenen und aktuellen Eingangsniveaus sperren. Riegel werden normalerweise mit zwei Partnertoren gebaut, die entweder zwei NAND oder noch Tore sind. Die Tore dieser Riegel oder Flip-Flops sind von den Gate-Ausgängen, die an die Eingabe des Partnergores zurückgeführt werden, in einen von zwei Zuständen eingeschlossen. Durch Ändern der Ebenen der freien Eingänge der Gates wird eine Umkehrung des Logikpegels erreicht. Die sequentielle Logikanalyse umfasst sowohl die Beobachtung der anfänglichen Ausgangsniveaus als auch die Beobachtung der Änderung der Ausgangsniveaus basierend auf der Änderung der Eingangsniveaus.

In Binärzählern befindet sich der Takteingang für jeden Bit -Riegel (Bit) eine Kantenerkennung. Zähler verwenden normalerweise eine positive Erkennung für die normale Anzahl. Zum Beispiel verwendet ein 8-Bit-Zähler 8-Bit-Riegel.

sequentielle Logik verwendet kaskadierte Bitriegel, um eine zu produzierenAsynchroner (asynchronischer) digitaler Zähler. Wenn ein bisschen vom Latch-Latch (weniger signifikanten Bit) (LSB) hergestellt wird, um das signifikantere Bit (MSB) zu treiben, ist es als asynchronen Zähler bekannt. In Async sperrt sich gegenseitig zu leicht unterschiedlichen Zeiten, während synchrone (Synchronisierungs-) Logik alle gleichzeitig Riegel. Der asynchronen Zähler erleidet eine maximale Verspätung der gesamten Ripple, die einer Verriegelungsverzögerung multipliziert mit der Anzahl der Bits im Zähler entspricht. In der Synchronisierungslogik werden die Bitriegel in einem digitalen Zähler gleichzeitig getaktet, so