Vad är sekventiell logik?
Sekventiell logik (SL) i teorin om digital krets är uppsättningen regler och implementeringar av kretsar som förlitar sig på de aktuella och tidigare händelserna i logiska tillstånd och övergångar för att bestämma nuvarande logiska tillstånd. Att känna till kombinationslogik (CL), uppsättningen av regler och implementering av kretsar som är beroende av de faktiska logiknivåerna avslöjar de viktigaste punkterna i den sekventiella logiken. Logiknivåer för binär beräkning avser vanligtvis hög eller låg. I positiv logik är 1 hög och 0 låg. Logiska kretsar består av grindar som kan ha en eller flera ingångar och vanligtvis endast en utgång.
En enkel CL-grind kallas bufferten och inverteraren eller INTE-grinden. Buffertutgången är alltid densamma som ingången, men inverterarens utgång är alltid inte ingången. Andra grindar som används i CL inkluderar AND-grinden, NAND-grinden och NOR-grinden. OCH-grinden matar endast ut en 1 om båda ingångarna är 1. NAND-grinden och NOR-grinden är respektive en AND-grind och en ELLER-grind, var och en med en växelriktare vid utgången.
Sekventiell logik använder spärrar som låser utgångsnivåer baserat på tidigare utgångsnivåer och aktuella ingångsnivåer. Spärrar byggs vanligtvis med två partnergrindar, som antingen är två NAND- eller NOR-grindar. Grindarna för dessa spärrar, eller vippor, är låsta i ett av två tillstånd av grindutgångarna som matas tillbaka till ingången till partnergrinden. Genom att ändra nivåerna på grindarnas fria ingångar uppnås en reversering av logiknivån. Sekventiell logisk analys innefattar både att observera de initiala utgångsnivåerna och att observera förändringen i utgångsnivåer baserat på förändringen i ingångsnivåer.
I binära räknare finns det kantdetekteringskretsar i klockingången för varje binärsiffrig (bit) spärr. Räknare använder vanligtvis en positiv-upptäckt för normal uppräkning. Till exempel använder en 8-bitars räknare 8-bitars spärrar.
Sekventiell logik använder kaskade bitspärrar för att producera en asynkron (asynk) digital räknare. När en bit från den mindre signifikanta biten (LSB) spärr görs för att klocka den mer signifikanta biten (MSB), är den känd som en async räknare. I async klockar spärrar varandra vid något olika tidpunkter, medan synkron logik klockar alla spärrar samtidigt. Asynkräknaren kommer att drabbas av en maximal total rippelfördröjning som är lika med en fördröjning av låskrimpning multiplicerad med antalet bitar i räknaren. I synkroniseringslogik klockas bitspärrarna i en digital räknare samtidigt, varigenom den totala rippelfördröjningen är lika med en spärrkrimpfördröjning för valfritt antal bitar i räknaren.