Co to jest logika sekwencyjna?
Sekwencyjna logika (SL) w teorii obwodów cyfrowych jest zestawem reguł i implementacji obwodów, które opierają się na obecnych i przeszłych zdarzeniach stanów logicznych i przejść w celu ustalenia obecnych stanów logicznych. Wiedząc o kombinacyjnej logice (CL), zbiorze reguł i implementacji obwodów, które opierają się na rzeczywistych poziomach logiki, ujawnia kluczowe punkty w logice sekwencyjnej. Poziomy logiki dla obliczeń binarnych zwykle odnoszą się do wysokiego lub niskiego. W logice dodatniej 1 jest wysoki, a 0 jest niski. Obwody logiczne składają się z bramek, które mogą mieć jeden lub więcej wejść i zwykle tylko jedno wyjście.
Prosta brama CL jest znana jako bufor i falownik lub nie. Wyjście bufora jest zawsze takie samo jak wejście, ale wyjście falownika zawsze nie jest wejściem. Inne bramy używane w CL obejmują i bramę, bramę Nand i bramę nor. Brama i brama wyświetla 1 tylko wtedy, gdy oba wejścia wynoszą 1. Brama NAND i brama NOR są odpowiednio AND Brama i OR, każda z falownikiem na wyjściu.
Sekwencyjna logika wykorzystuje zatrzaski, które blokują poziomy wyjściowe w oparciu o poprzednie poziomy wyjściowe i aktualne poziomy wejściowe. Zatrzymania są zwykle budowane przy użyciu dwóch bram partnerskich, które są albo dwiema nand lub bramą. Bramy tych zatrzasków lub klapki są zamknięte w jednym z dwóch stanów przez wyjścia bramki, które są zasłonięte z powrotem do wejścia bramki partnerskiej. Zmieniając poziomy wolnych danych wejściowych bram, osiągnięto odwrócenie poziomu logicznego. Sekwencyjna analiza logiczna obejmuje zarówno obserwowanie początkowych poziomów wyjściowych, jak i obserwowanie zmiany poziomów wyjściowych na podstawie zmiany poziomów wejściowych.
W licznikach binarnych na wejściu zegara znajduje się obwód wykrywania krawędzi dla każdego zatrzasku cyfrowego (bitowego). Liczniki zwykle używają wykrywania pozytywnego krawędzi do normalnego zliczenia. Na przykład 8-bitowy licznik używa 8-bitowych zatrzasków.
Sekwencyjna logika wykorzystuje kaskadowe zatrzaski bitowe do wytworzeniacyfrowy licznik asynchroniczny (async). Gdy trochę z mniej znaczącej zatrzaski (LSB) jest wyprodukowane, aby zegara bardziej znaczącą bit (MSB), jest on znany jako licznik asynchroniczny. W asynchronice zatrzaski zegara się w nieco różnych momentach, podczas gdy logika synchroniczna (synchronizacja) wszystkie zatrzaski jednocześnie. Licznik asynchroniczny będzie miał maksymalne całkowite opóźnienie tętna równego jednemu opóźnieniu tętna z pomnożeniem liczby bitów w liczniku. W logice synchronizacji zatrzaski bitowe w cyfrowym liczniku są jednocześnie taktowanie, a zatem całkowite opóźnienie tętnienia jest równe jednemu opóźnieniu tętnienia dla dowolnej liczby bitów w liczniku.