Wat is sequentiële logica?

Sequential logic (SL) in de theorie van digitale circuits is de set regels en implementaties van circuits die afhankelijk zijn van de huidige en eerdere gebeurtenissen van logische toestanden en overgangen om de huidige logische toestanden te bepalen. Kennis van combinational logic (CL), de set regels en implementatie van circuits die afhankelijk zijn van de werkelijke logische niveaus, onthult de belangrijkste punten in sequentiële logica. Logische niveaus voor binair computergebruik verwijzen meestal naar hoog of laag. In positieve logica is 1 hoog en 0 laag. Logische circuits zijn opgebouwd uit poorten die een of meer ingangen kunnen hebben en meestal slechts één uitgang.

Een eenvoudige CL-poort staat bekend als de buffer en de omvormer of NIET-poort. De bufferuitgang is altijd hetzelfde als de ingang, maar de uitgang van de omvormer is altijd niet de ingang. Andere poorten die in CL worden gebruikt, zijn de EN-poort, de NAND-poort en de NOR-poort. De EN-poort voert alleen een 1 uit als beide ingangen 1 zijn. De NAND-poort en de NOR-poort zijn respectievelijk een EN-poort en een OF-poort, elk met een omvormer aan de uitgang.

Sequentiële logica gebruikt vergrendelingen die de uitgangsniveaus vergrendelen op basis van eerdere uitgangsniveaus en huidige ingangsniveaus. Grendels worden meestal gebouwd met behulp van twee partnerpoorten, die twee NAND- of NOR-poorten zijn. De poorten van deze vergrendelingen, of flip-flops, worden in een van twee toestanden vergrendeld door de poortuitgangen die worden teruggekoppeld naar de ingang van de partnerpoort. Door de niveaus op de vrije ingangen van de poorten te veranderen, wordt een omkering van het logische niveau bereikt. Sequentiële logische analyse omvat zowel het observeren van de initiële uitgangsniveaus als het observeren van de verandering in uitgangsniveaus op basis van de verandering in ingangsniveaus.

In binaire tellers is er randdetectieschakeling in de klokingang voor elke binaire cijfer (bit) vergrendeling. Tellers gebruiken meestal een positieve flankdetectie voor normaal tellen. Een 8-bits teller gebruikt bijvoorbeeld 8-bits vergrendelingen.

Sequentiële logica maakt gebruik van gecascadeerde bitvergrendelingen om een ​​asynchrone (async) digitale teller te produceren. Wanneer een bit van de LSB-vergrendeling (less-significant-bit) wordt gemaakt om het significantere bit (MSB) te klokken, staat dit bekend als een asynchronisatie-teller. In async klokken vergrendelingen elkaar op iets andere tijden, terwijl synchrone (sync) logica alle vergrendelingen tegelijkertijd klokt. De async-teller heeft een maximale totale rimpelvertraging die gelijk is aan één vergrendelingsrimpelvertraging vermenigvuldigd met het aantal bits in de teller. In synchronisatielogica worden de bitvergrendelingen in een digitale teller gelijktijdig geklokt, dus de totale rimpelvertraging is gelijk aan één vergrendelingrimpelvertraging voor een willekeurig aantal bits in de teller.