Cos'è la logica sequenziale?
Logica sequenziale (SL) nella teoria dei circuiti digitali è l'insieme di regole e implementazioni di circuiti che si basano sugli eventi attuali e passati degli stati logici e delle transizioni per determinare gli stati logici attuali. Conoscere la logica combinatoria (CL), l'insieme di regole e l'implementazione di circuiti che si basano sui livelli logici effettivi, rivela i punti chiave della logica sequenziale. I livelli logici per il calcolo binario di solito si riferiscono ad alti o bassi. Nella logica positiva, 1 è alto e 0 è basso. I circuiti logici sono costituiti da porte che possono avere uno o più ingressi e di solito solo un output.
Un semplice gate Cl è noto come tampone e inverter o no. L'output del buffer è sempre uguale all'ingresso, ma l'output dell'inverter non è sempre l'ingresso. Altre porte usate in CL includono il cancello e il cancello NAND e il cancello né. Le uscite e gate e 1 solo se entrambi gli ingressi sono 1. Il cancello NAND e il non sono, rispettivamente, un e un gate e un o gate, ciascuno con un inverter all'uscita.
Sequential Logic utilizza chiusura che bloccano i livelli di output in base ai livelli di output precedenti e ai livelli di input di corrente. I chiavistei vengono generalmente costruiti utilizzando due porte partner, che sono due nand o né porte. Le porte di questi chiusure, o flip-flop, sono bloccate in uno dei due stati dalle uscite del gate che vengono restituite all'ingresso del cancello del partner. Modificando i livelli sugli input liberi delle porte, si ottiene un'inversione del livello logico. L'analisi logica sequenziale comporta sia l'osservazione dei livelli di output iniziali sia l'osservazione della variazione dei livelli di output in base alla variazione dei livelli di input.
Nei contatori binari, ci sono circuiti di rilevamento dei bordi nell'ingresso dell'orologio per ogni cifera binaria (bit). I contatori di solito usano un rilevamento a bordo positivo per il conteggio normale. Ad esempio, un contatore a 8 bit utilizza fermi a 8 bit.
La logica sequenziale utilizza i chiavistelli a cascata per produrre uncontatore digitale asincrono (asincroni). Quando viene fatto un po 'dal chiavistello meno significativo (LSB) per cronometrare il bit più significativo (MSB), è noto come contatore asincrone. Nell'asincronizzazione, i chiusura si crogiolano in momenti leggermente diversi, mentre gli orologi logici sincroni (Sync) tutti i blocchi contemporaneamente. Il contatore asincrico subirà un ritardo di ondulazione totale massimo pari a un ritardo a ondulamento del latch moltiplicato per il numero di bit nel bancone. Nella logica di sincronizzazione, i bloccanti del bit in un contatore digitale sono cloctrati contemporaneamente, pertanto il ritardo di ondulazione totale è uguale a un ritardo a catena del latch per qualsiasi numero di bit nel contatore.