シーケンシャルロジックとは

デジタル回路理論のシーケンシャルロジック（SL）は、現在および過去の論理状態と遷移のイベントに基づいて現在の論理状態を決定する一連のルールと実装です。 組み合わせロジック（CL）、ルールのセット、および実際のロジックレベルに依存する回路の実装について知ることで、シーケンシャルロジックの重要なポイントが明らかになります。 バイナリコンピューティングのロジックレベルは通常、高または低を指します。 正論理では、1は高く、0は低いです。 論理回路は、1つ以上の入力と通常は1つの出力のみを持つゲートで構成されます。

単純なCLゲートは、バッファおよびインバータまたはNOTゲートとして知られています。 バッファー出力は常に入力と同じですが、インバーター出力は常に入力ではありません。 CLで使用されるその他のゲートには、ANDゲート、NANDゲート、NORゲートがあります。 ANDゲートは、両方の入力が1の場合にのみ1を出力します。NANDゲートとNORゲートは、それぞれANDゲートとORゲートであり、それぞれ出力にインバータがあります。

シーケンシャルロジックは、以前の出力レベルと現在の入力レベルに基づいて出力レベルをロックするラッチを使用します。 ラッチは通常、2つのNANDゲートまたはNORゲートである2つのパートナーゲートを使用して構築されます。 これらのラッチのゲート、またはフリップフロップは、パートナーゲートの入力にフィードバックされるゲート出力によって2つの状態のいずれかにロックされます。 ゲートの自由入力のレベルを変更することにより、論理レベルの反転が達成されます。 順次論理解析には、初期出力レベルの観察と、入力レベルの変化に基づく出力レベルの変化の観察の両方が含まれます。

バイナリカウンタでは、各バイナリディジット（ビット）ラッチのクロック入力にエッジ検出回路があります。 カウンターは通常、通常のカウントアップにポジティブエッジ検出を使用します。 たとえば、8ビットカウンタは8ビットラッチを使用します。

シーケンシャルロジックは、カスケードビットラッチを使用して、非同期（非同期）デジタルカウンターを生成します。 下位ビット（LSB）ラッチからのビットが上位ビット（MSB）をクロックするために作成されるとき、それは非同期カウンターとして知られています。 非同期では、ラッチはわずかに異なる時間で互いにクロックしますが、同期（同期）ロジックはすべてのラッチを同時にクロックします。 非同期カウンターには、1つのラッチリップル遅延にカウンターのビット数を掛けた値に等しい最大合計リップル遅延が発生します。 同期ロジックでは、デジタルカウンターのビットラッチが同時にクロックされるため、総リップル遅延は、カウンター内の任意の数のビットに対する1つのラッチリップル遅延に等しくなります。